10 月 21 日消息，《The Elec》今日报道称，三星电子将于 10 月 22 日在首尔 COEX 开幕的半导体博览会 (SEDEX) 2025 上公布并展示其 HBM4 内存，比预期更早。同时，SK 海力士也将参展。
行业人士透露：“两家公司正在为 HBM4 展览筹备专用展区”，“VIP 参观结束后，普通观众也将有机会亲眼目睹 HBM4 实物”。
对此，三星电子与 SK 海力士相关人士均回应称：“在半导体展会上展示 HBM4 确有其事。”
此前业内普遍预测三星电子将在 27 日至 31 日于龙仁举办的 2025 三星技术展上首次在韩国展示 HBM4，此次公开时间比预期提前约一周。
HBM4 采用多层 DRAM 芯片垂直堆叠并应用硅通孔（TSV）技术的 3D 封装结构，相比传统 DDR 技术具有更高的数据带宽和更低的功耗。
此前爆料显示，三星电子通过在 HBM4 上采用 1c 纳米工艺，再次尝试差异化竞争。1c 是 10 纳米级 DRAM 工艺，领先 1b DRAM 一代，其电路线宽更窄，性能与能效更高，与采用相对稳定的 1b DRAM 的 SK 海力士形成鲜明对比。
TrendForce 预测，到 2025 年，SK 海力士将占据 HBM 市场 59% 的份额，而三星和美光将分别占据约 20% 的份额。后续将保持关注。
相关阅读：
《消息称三星电子 4nm 工艺 HBM4 内存逻辑裸片良率已超九成》
《消息称三星下一代 1c DRAM HBM4 良率提升至 50%，加速部署光刻机抢占市场》